VLSI 2013 - 集積回路設計技術に関する小特集号(英文論文誌C)論文募集

集積回路設計技術に関する小特集号(英文論文誌C)論文募集
CMOSデバイスの微細化は留まるところを知らず,現在ナノメートル領域に
向かって着実に進行し続けています.その結果,VLSIチップの集積度は
指数関数的に増大し,今や1チップに100億個といった脳の神経細胞数にも
匹敵する膨大な数のトランジスタが集積可能になってきております.
これにより新たなアプリケーションや情報処理の開拓が期待されます.
一方で,漏れ電流やばらつきの問題も顕在化しており,新たな回路技術や
設計技術への要求が高まっています.SoCへのSRAMやアナログ回路の搭載は
一般化し,低電圧動作するメモリやCMOSアナログ回路技術も待望されていま
す.
このような背景のもと,VLSIの発展に寄与するためには,新しい
アプリケーションやアーキテクチャ,更に先進の回路・設計技術が重要と
なります.そこで,関連の研究成果を発掘することを目的として,
集積回路設計技術に関する小特集号(平成25年4月号)を企画しました.
奮っての御投稿をお願い致します.
1.対象分野
主な分野は以下の通りですが,これらに限定するものではありません.
*VLSIアーキテクチャ
*3次元チップ
*SoC
*メモリ回路
*デジタル回路
*インターフェイス回路
*アナログ回路
*低消費電力技術
*設計技術
*実装技術
2.論文の執筆と取扱い
通常の英文論文と同一とします.原則として刷り上がりペーパー:8ページ,
ブリーフペーパー:4ページ以内(厳守)とします.
詳細はInformation for Authors
http://www.ieice.org/eng/shiori/mokuji_es.html を御参照下さい.
査読後の再提出期間(通常は60日)を短縮する場合がありますので,
あらかじめ御了承下さい.本小特集への論文投稿については下記を御参照下
さい.
3.投稿方法
査読作業の円滑化を図るため,本小特集では論文の電子投稿を行います.
以下の手順で御投稿下さい.
手順1:
https://review.ieice.org/regist_e.aspx より登録を行って下さい.
なお登録時には必ず"Type of Issue (Section)/Category of
Transactions"で
[Special-EC] Solid-State Circuit Design -Architecture, Circuit,
Device and Design Methodologyを選択して下さい.[Regular-EC]を
選択しないで下さい.
手順2:
著作権譲渡承諾書(Copyright Transfer and Page Charge Agreement)
と仮登録確認用紙(Confirmation Sheet of Manuscript Registration)を
下記まで送付して下さい.これらの書類がないと査読が開始されません.
4. 論文投稿締切日 平成24年7月23日(月)必着
5. 郵送先及び問合せ先
石黒 仁揮
慶應義塾大学理工学部電子工学科
〒223-8522 横浜市港北区日吉3-14-1
TEL (045) 566-1815,
FAX (045) 566-1529,
E-mail: ishikuro-AT-elec.keio.ac.jp
6.小特集編集委員会
委員長 吉本雅彦(神戸大)
幹 事 石黒仁揮(慶應大)
委 員 江川隆輔(東北大),藤田智弘(立命館大),濱崎利彦(広島工
業大),日置雅和(産総研),廣瀬 達哉(富士通研),星野洋昭(東芝),
岩崎裕江(NTTエレクトロニクス),石橋孝一郎(電通大),菅野雄介(日
立),梶谷一彦(エルピーダメモリ),加藤武徳(ローム),川口博(神戸
大),川崎健一(富士通研),松岡俊匡(阪大),宮地幸祐(東大),
Ramesh Pokharel(九州大)
7.小特集号の海外配布
本小特集号は,該当分野の海外キーパーソン50名に送付される予定です.
8.付記
・論文採録の場合は掲載別刷代が必要となりますので,あらかじめ御了承下
さい.
・投稿に際しては,著者のうち少なくとも1名は本会会員でなければなりませ
ん.
ただし招待論文に関してはこの限りではありません.必要な投稿資格を満た
していない著者からの投稿論文については,投稿を受け付けないこととなり
ますので御注意下さい.入会の案内はこちらを御覧下さい.
http://www.ieice.org/jpn/nyukai/index.html